想拥有自己的Verilog IP库吗？设计时一个快捷键就能集成到自己的设计，酷炫的设计你也可以拥有！
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
5年半的外企工作经历见证了杰哥从学生到职场人的转变，见证了杰哥从初级工程师到资深工程师的提升。期间有很多重要的时刻、很多有意义的...
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
AHB规范中要求所有在地址传输相位内的控制（除了HADDR和HTRANS）在突发传输周期中保持稳定。
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
官网[链接]github[链接]HDL 参考设计Analog Devices Inc.用于各种参考设计和原型系统的 HDL 库和项目。该存储库包含 HDL 代码（Verilog ...
最近加的群里面有些萌新在进行讨论FIFO的深度的时候，觉得FIFO的深度计算比较难以理解。所以特出漫谈FIFO系列，会涉及到FIFO的深度计算...
没有任何寄存器逻辑，RTL设计是不完整的。RTL是寄存器传输级或逻辑，用于描述依赖于当前输入和过去输出的数字逻辑。
2022 年开年，思必驰旗下的芯片设计企业深聪智能（全称：上海深聪半导体有限责任公司）宣布完成上亿元人民币的 A 轮融资。雅迪科技集团...
Verilator是一个 Verilog 仿真器和 C++ 编译器，它还支持 linting：静态分析设计问题（代码校验工具）。Verilator 不仅可以发现综合工具...
.*将会匹配多个字符串，所以u5.ux将被匹配到，最终输出结果会是"[UVM_MATCH_SUCCESS]"。
1.always@后面内容是敏感变量，always@( * )里面的敏感变量为 * ，意思是说敏感变量由综合器根据always里面的输入变量自动添加，也就是...
在开发流程中，设计和验证人员关注的点肯定是不一样的，尤其在spec的理解上，验证人员往往需要有自己独立的理解。在拿到spec时，作为验...
SystemVerilog标准（SV-2009）发布距今已近十余年，在验证领域已经大放异彩，但是在设计领域（尤其FPGA领域）使用的还是比较少，虽然市...
一个完整的vivado工程往往需要占用较多的磁盘资源，少说几百M，多的甚至可能达到上G，为节省硬盘资源，可以使用Tcl命令对vivado工程进行...
• 安谋科技"星辰"STAR-MC1处理器初探本视频为安谋科技“星辰”STAR-MC1处理器系列webinar第一期回放视频，该视频围绕着 "星辰"STAR-MC1处...
01 如何在子类中调用父类的task？可以在子类中使用super关键字引用父类中的成员，尤其是该成员已经被子类覆盖。 {代码...} 仿真结果： {...
queue（队列）是一个可变大小的、有序的元素集合，类似于自动增长和收缩的一维数组。队列可用于建模先进先出缓冲或者先进后出缓冲。
object是类（class）的实例。Class 是对象的定义。当创建一个类时，它不占用任何内存，但是当类的实例（对象）被创建时，它们会占用内存...
Callback (回调)是指更改验证组件（driver、sequencer或者monitor）的行为而不更改组件代码的机制。它可以用于功能覆盖率建模，错误注入...
很多新生代的FPGA工程师都没使用过使用原理图输入进行FPGA设计，没有经历过那些“画原理图和连线”的工作，这得益于HDL（Hardware Descrip...
通过前段时间的面试，我发现很多入门或者工作1~2年的人，对于module的理解还停留在一种语法的关键字，类似c中的main，我相信应该还有很...
本文给出了IC前端工程师的技能树以及相关书籍推荐。值得注意的是，能够插入购买链接的资料我都是直接插入链接了，有些公众号商品入口中...
本文主要记载如何从零开始在win平台搭建SpinalHDL开发环境并跑通第一个spinal project demo。
将extensions.zip解压到路径“C:\Users\用户名.vscode\extenstion”，完成插件安装，插件自带语法高亮和自动补齐功能。已经安装的插件暂时...
最近在行业群里看到大家讨论了一个很有意思的话题，对于工作n年的你，你是一个经验用n年还是有n年的经验。之前也面试过一些工程师，看到...
如果testbench中monitor的数据有多个分析用途（例如存在多个RM），我们最好在不同的组件中独立地进行处理。这就导致了一对多的port连接...
很多芯片从业者或者学习者都想有自己的一个project供自己学习，但是苦于一没有服务器，二没源代码,因此不知道从哪里下手。为了降低芯片...
最近看到行业群里面经常有人问CPU怎么验证，还有问SOC验证在做什么，今天和大家简要介绍下IP，FPGA，SOC和CPU验证。
SoC 芯片设计
开发平台
阿里云倚天
AVH on 百度云
龙蜥操作系统
Arm STEM 教育
星辰教学平台
安谋科技XPU
Arm 大计算
IoT 与嵌入式
AI 应用
教育与职场
全球资源
SegmentFault
移知
安芯教育
OPEN AI LAB
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
LiveVideoStack 
智东西
