调试指的是在遇到工程问题的时候，通过一些手段来进一步诊断问题原因，探索解决方法，最终使得系统功能正常运行的必要过程。
fork-join_none相信大家应该熟悉了，新来的朋友可以回顾下jerry之前的文章，就是之前jerry提到的那个“暴脾气”的哥们，他不会去等别人，...
本期我们学习新思的一篇关于 LPDDR4 多通道体系结构优化的白皮书。原文有官方的中文译文版本，本文在此基础上做一些翻译优化（原中文版...
最近在github上看到了一个很让人叹为观止的项目。作者通过显微镜摄取芯片ROM，将里面的二进制固件给还原了。搞芯片和BSP的朋友都知道这...
话说这个世界上只有三种编辑器，Vim , Emacs 和 其他编辑器，其中Vim被称作编辑器之神，Emacs被称其神的编辑器，当然，其他编辑器永远只...
策略模式是一种行为设计模式， 它能让你定义一系列算法， 并将每种算法分别放入独立的类中， 以使算法的对象能够相互替换。
现代CPU须在指令预取pipeline stage具备性能良好的分支预测器，以给pipeline后端供应充足有效的指令。大多数CPU会使用 BTB（Branch Targ...
有人认为我验证做得很牛，也有人认为我的验证早就丢下了；有人认为我发现了各个项目的不少问题，也有人认为我在CMM库的几百个问题单大部...
随着这几年AI应用和AI芯片的发展，AI已经成为市场的的热点，各个芯片公司均逐步推出具备特色的AI芯片以对市场进行争夺。当前的AI芯片快...
在基于RTL的芯片研发流程中，我们对于RTL开发时的功耗优化投入了大量精力，但这只是可以节省的功耗的一小部分。该行业转向更大算力系统...
随着各种消费类设备智能化的巨大增长，这些应用正变得更加以数据为中心data-centric和计算密集型computation intensive。从IC设计的角度...
使用异步FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法。在异步FIFO中，读指针在读时钟域，写指针在写时钟域，所以不能...
2024年3月初，在美国硅谷举办的DVCon2024上，IEEE-SA和Accellera联合宣布通过IEEE Get Program可以免费获取IEEE 1800-2023 SystemVerilo...
Systemverilog支持集合操作符inside，有时合理使用inside操作，可以使得编码更为高效和简洁。inside操作符可以方便的比较一个数值、多个...
Verilog提供了很多对文件操作的系统任务和函数，例如打开关闭文件、向文件写入值、从文件读出值等等。
我们在编写一些比较复杂的Verilog代码时，通常需要进行大量的手动连线工作，这种工作十分容易出错，并且在代码模块的嵌套层级较多时，更...
2024年1月26日至2024年1月30日，极术社区联合安谋科技学堂组织了【新春赠书】60本《SoC芯片设计：基于Arm Cortex-M设计》免费送，全面掌...
摘要：领域特定架构已成为计算机发展的一种趋势。在提供更高效算力的同时，它也给底层硬件的开发带来了更大的挑战。传统的芯片设计和验...
UVM库是类的集合，它通过提供如何使用SystemVerilog中的功能结构，使SystemVerilog语言使用起来更为通用顺畅。然而，在许多情况下，UVM...
复位信号在数字电路里面的重要性仅次于时钟信号。对一个芯片来说，复位的主要目的是使芯片电路进入一个已知的，确定的状态。主要是触发...
重视spec，拒绝口口相传的feature。完善的spec意味着2方面，一是设计把芯片架构和设计细节想清晰了，代码质量自然会高，bug数目自然会少...
没玩过图像缩放都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过的一句话，鄙人深信不疑。。。目前市面上主流的FPGA图像缩放方案如下：1...
集微网消息，联发科于2023年正式发布天玑9300旗舰5G生成式AI移动芯片，首次采用Cortex-X4+Cortex-A720全大核架构，使用台积电第三代4nm...
FPGA高端项目：图像缩放+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
FPGA高端项目：图像采集+GTX+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
FPGA高端项目：图像缩放+GTP+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
FPGA高端项目：图像采集+GTP+UDP架构，高速接口以太网视频传输，提供2套工程源码加QT上位机源码和技术支持
LVDS协议作为中等速率的差分信号，在笔记本电脑和手机等消费电子领域应用广泛，FPGA实现LVDS视频协议也有广泛应用，一般在军工和医疗领...
Zynq UltraScale+ XCZU7EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持
Zynq UltraScale+ XCZU5EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持
最近微信交流群里有小伙伴在讨论后端做memory时memory使用的大小不同例化时也需要使用不同的memory名称，这种情形往往采用BlackBox的形...
【编者按】近年来，美国政府不断升级对华经济、科技、产业方面的脱钩，以期打造排除中国企业在外的新的供应链体系。然而，随着越来越多...
Zynq UltraScale+ XCZU4EV 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持
Zynq UltraScale+ XCZU15EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持
SoC 芯片设计
开发平台
阿里云倚天
AVH on 百度云
龙蜥操作系统
Arm STEM 教育
星辰教学平台
安谋科技XPU
Arm 大计算
IoT 与嵌入式
AI 应用
教育与职场
全球资源
SegmentFault
移知
安芯教育
OPEN AI LAB
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
LiveVideoStack 
智东西
