本期我们学习新思的一篇关于 LPDDR4 多通道体系结构优化的白皮书。原文有官方的中文译文版本，本文在此基础上做一些翻译优化（原中文版...
最近在github上看到了一个很让人叹为观止的项目。作者通过显微镜摄取芯片ROM，将里面的二进制固件给还原了。搞芯片和BSP的朋友都知道这...
今天小编给大家带来的是来自国外的Maker Gokux 的Tiny LiDAR的项目。这个测距仪项目使用了一个0.49英寸的OLED显示屏，配合微型电池和微X...
2020-07-16 周四 20:00 开播 回顾中
设计约束是ASIC电路设计规范的一种表达形式，在逻辑综合或者物理综合期间施加到设计。每个工具都试图满足两种设计约束：1、时序约束2、...
在floorplan时，需要进行宏模块placement。 这些宏模块可能是存储器或者模拟模块。在层次化物理设计中也可能是单独布局布线的子模块。 ...
标准单元placement是ASIC物理设计中非常重要的阶段。标准单元placement的目标是将ASIC设计中的标准单元映射到core区域中标准单元placeme...
对于core逻辑，有电源和接地环围绕着core。 顶部和底部使用水平金属层，左边和右边使用垂直金属层。这些垂直和水平金属用通孔(via)进行...
降低功耗可以从RTL-level和Gate-level设计策略着手。诸如时钟门控（clock gating）之类的方法已被广泛地使用。其他的方法，例如动态电压...
集微网（文/Kelven）潮涨潮退，千禧年伊始中美蜜月的20年已过，美国对中国全面对抗的基调短期内是不会改变。在这一大环境下，以华为为代...
在数字物理设计流程中需要对多个目标进行优化，包括面积，走线长度和功耗，以及需要确保物理实现之后的网表满足设计的时序要求。
irun支持MSIE编译，MSIE的全称是 multi-snapshot incremental elaboration。将多个编译好的snapshot，组合成一个最终的snapshot，去仿真。
所验证的DUT，以及搭建的验证环境，是根据testbench.in网站上的systemverilog的demo来搭建的。demo的网站如下：
在“牵手”15年之后，苹果再次与英特尔上演“分手总是难免的”戏码。苹果自研Mac芯片在2020年全球开发者大会（WWDC20）上落了“实锤”，正式公...
vsif（verification session input format file），是vmanager启动一个session，必备的一个文件，该文件，指定了待运行的test。vmanager...
通过vmanager连上server，可以查看各个client运行的session，以及分析run的结果，metric，反标vplan。如果只是想看结果，那就要每次启动...
最近看到一篇非常好的文章，是关于一个外国团队做了不同数字芯片实现工具的效果比较，更确切的说是Cadence和Synopsys全系列的Digital Im...
今天想和大家聊聊一种比较特别的功耗控制方法：Body Bias。由于它会涉及一些半导体器件的相关知识，我们尽量详细地从基础上向大家介绍它...
根据状态，判断，是否收敛，如果收敛，那么验证就结束了，可以signoff，如果验证没有收敛，那么就重新运行回归。
上篇文章我们讲到开源RISC-V处理器蜂鸟E203的综合之前的准备工作，包括设计的修改，floorplan def的生成，综合流程、策略和约束的设置等...
在低功耗设计领域，最有效的降低功耗的手段莫过于电源关断了。其原因在于不论多低的电压，多小的电流，多慢的速度抑或多小的leakage，都...
Multi-bit cells作为一种控制功耗的手段已经广泛应用于大量的芯片设计中，各种EDA工具中也提供了广泛而完善的支持。今天我们将对这种cel...
文件中，定义了使用typedef定义了uvm_hdl_data_t类型，其实就是大小为1024bit的数据。
大多数低功耗设计手法在严格意义上说并不是由后端控制的，Clock Gating也不例外。在一颗芯片中，绝大多数的Clock Gating都是前端设计者...
最近大半年IC行业的招聘市场比较动荡，不少新创公司高薪挖人，加上一些原本有成熟产品的企业也开始拉队伍自研芯片，开出了不菲的offer，...
在本系列的第一章和第二章中，我探索了如何设计可靠电源传输网络和这些网络各个要素的作用以及Arm Research如何集中精力利益最大化此类...
最近开始做一个7nm的项目，发现对于后端来说，有一些东西和之前的工艺有些不同，因此希望借此机会和大家分享一下。
简而言之，OCV是由于芯片上因工艺(Process)、电压(Voltage)、温度(Temperature)而导致的各种误差而加入的余量，而AOCV在考虑到实际误差...
还在烦恼IC设计中的OCV、AOCV、POCV、SOCV和LVF傻傻分不清？今天我们就来逐个谈谈它们究竟是什么东西。
不知道为什么用原来系列的标题突然提示字数超出，可能最近知乎更新了标题字数限制。所以我把原来的Clock Tree Synthesis这几个单词去掉...
我们知道在数字后端设计中，所有cell都被做成宽和高有一定规律的矩形，也就是所谓的标准单元。在一般工艺中，所有的标准单元的高度都和s...
在UVM中，我们一般都是使用单顶层的模式。也就是只有一个uvm_test_top顶层，然后下面有env，env下面有agent等。如下图所示：
在去年的SNUG(Synopsys User Group) 2017上，机器学习的关键词出现多次，是当时无可争议的热点。今年我们终于看到了机器学习真正用于后...
SoC 芯片设计
开发平台
阿里云倚天
AVH on 百度云
龙蜥操作系统
Arm STEM 教育
星辰教学平台
安谋科技XPU
Arm 大计算
IoT 与嵌入式
AI 应用
教育与职场
全球资源
SegmentFault
移知
安芯教育
OPEN AI LAB
InfoQ
深圳湾
脑极体
甲子光年
半导体行业观察
爱集微
E 企研究院
CSDN
全志在线
LiveVideoStack 
智东西
